TermiNexus 94b174c8a0 fix(tpv): 补齐 asm_arg_cap 声明与嵌套数组 element 预算漏改 ...

上一条提交（3426139）中两处改动实际未落盘（编辑动作报告成功但文件内容未变），
导致 TransPyC 编译报 NameError: 未定义名称 'asm_arg_cap'。

- CallGenCBuiltin：补 asm_arg_cap 声明（按操作数个数给足内联汇编实参表容量），
  args_buf 改用该容量分配（此前 4 处用法已改为 asm_arg_cap，声明却缺席）
- TranslatorGenMixin：嵌套数组 element 预算 192 → 768（含子数组类型前缀）

2026-10-03 21:17:41 +08:00

..

Call

fix(tpv): 补齐 asm_arg_cap 声明与嵌套数组 element 预算漏改

2026-10-03 21:17:41 +08:00

Class

fix(mlir): TypePrint 输出缓冲按 MLIR 类型长度放大；初始化器文本按类型长度给足

2026-10-03 21:08:30 +08:00

Expr

fix(mlir): TypePrint 输出缓冲按 MLIR 类型长度放大；初始化器文本按类型长度给足

2026-10-03 21:08:30 +08:00

Func

fix(mlir): TypePrint 输出缓冲按 MLIR 类型长度放大；初始化器文本按类型长度给足

2026-10-03 21:08:30 +08:00

Stmt

refactor(backend): 单端 MLIR —— 发射器全树改名 mlirlite 并删除 --backend 开关

2026-10-03 19:26:24 +08:00

Type

fix(mlir): TypePrint 输出缓冲按 MLIR 类型长度放大；初始化器文本按类型长度给足

2026-10-03 21:08:30 +08:00

__init__.vp

简化了一些表达，最后仍使用 fb 缓冲区的版本（新版本使用 栈f-string）

2026-08-28 04:50:09 +08:00

AssignGenMixin.vp

fix(mlir): TypePrint 输出缓冲按 MLIR 类型长度放大；初始化器文本按类型长度给足

2026-10-03 21:08:30 +08:00

AsyncGenMixin.vp

refactor(backend): 单端 MLIR —— 发射器全树改名 mlirlite 并删除 --backend 开关

2026-10-03 19:26:24 +08:00

BaseGenMixin.vp

refactor(backend): 单端 MLIR —— 发射器全树改名 mlirlite 并删除 --backend 开关

2026-10-03 19:26:24 +08:00

DebugInfoGen.vp

refactor(backend): 单端 MLIR —— 发射器全树改名 mlirlite 并删除 --backend 开关

2026-10-03 19:26:24 +08:00

GenApi.vp

refactor(backend): 单端 MLIR —— 发射器全树改名 mlirlite 并删除 --backend 开关

2026-10-03 19:26:24 +08:00

Generator.vp

refactor(backend): 单端 MLIR —— 发射器全树改名 mlirlite 并删除 --backend 开关

2026-10-03 19:26:24 +08:00

GenTypes.vp

refactor(backend): 单端 MLIR —— 发射器全树改名 mlirlite 并删除 --backend 开关

2026-10-03 19:26:24 +08:00

ImportsGenMixin.vp

refactor(backend): 单端 MLIR —— 发射器全树改名 mlirlite 并删除 --backend 开关

2026-10-03 19:26:24 +08:00

MatchGenMixin.vp

refactor(backend): 单端 MLIR —— 发射器全树改名 mlirlite 并删除 --backend 开关

2026-10-03 19:26:24 +08:00

StructGenMixin.vp

refactor(backend): 单端 MLIR —— 发射器全树改名 mlirlite 并删除 --backend 开关

2026-10-03 19:26:24 +08:00

Translator.vp

refactor(backend): 单端 MLIR —— 发射器全树改名 mlirlite 并删除 --backend 开关

2026-10-03 19:26:24 +08:00

TranslatorGenMixin.vp

fix(tpv): 补齐 asm_arg_cap 声明与嵌套数组 element 预算漏改

2026-10-03 21:17:41 +08:00

VarGenMixin.vp

refactor(backend): 单端 MLIR —— 发射器全树改名 mlirlite 并删除 --backend 开关

2026-10-03 19:26:24 +08:00