TermiNexus 3c6041c97c fix(viperc/diag): 把“当前实参位置”的记录点下沉到 translate_call_arg（覆盖所有调用路径） ...

TEMP-DIAG 实测：node=0 curarg=0 trace=1 top=11 —— 节点是合成的（无行号），但“当前实参
位置”压根没被记录，说明该构造器调用没走 CallGenLib 的参数循环，兜底只能退回栈帧（函数定义行）。

改为在**所有调用实参的公共入口** CallGenBase.translate_call_arg 顶部记录（它持有 arg_node），
并移除 CallGenLib 里的重复挂点。这样任何调用路径（含构造器）都能把报错定位到具体实参表达式。

2026-10-14 17:13:38 +08:00

..

Call

fix(viperc/diag): 把“当前实参位置”的记录点下沉到 translate_call_arg（覆盖所有调用路径）

2026-10-14 17:13:38 +08:00

Class

fix(gen): 修 __before_init__ 字段默认值写入的参数次序（build_store 缺 builder/file 顺序颠倒），修编译期参数缺失报错

2026-10-13 21:46:20 +08:00

Expr

fix(viperc): &func 对函数指针变量应取其值（Ptr(Func) 一级），不再多一层地址

2026-10-14 16:37:37 +08:00

Func

fix(viperc/attr): 不再要求 import c 才认 @__attribute__（否则函数属性被静默丢弃）

2026-10-14 16:42:16 +08:00

Stmt

fix(viperc/diag): 保留函数定义帧，不覆盖栈帧位置（补齐“定义帧 + 出错语句帧”两帧）

2026-10-14 16:51:51 +08:00

Type

diag(viperc): 放宽报错位置兜底判据 + 临时打印定位决策输入（定位后删除）

2026-10-14 17:08:59 +08:00

__init__.vp

docs(tpv): R11 注释与 docstring 英文化并压缩到 2 行内

2026-10-05 13:38:22 +08:00

AssignGenMixin.vp

fix(viperc/life): 进程入口豁免补上 _start（ViperOS 应用入口），消除栈逃逸误报

2026-10-14 15:53:28 +08:00

AsyncGenMixin.vp

chore: 改名同步 TransPyV -> ViperC（源码/配置内的纯替换）

2026-10-12 15:06:28 +08:00

BaseGenMixin.vp

refactor: rawptr[T] -> T*（R14）+ 修 REnum 前向占位未就地填充

2026-10-05 17:38:28 +08:00

DebugInfoGen.vp

chore: 全仓同步 w32→win32 模块改名与 range(int(...)) 显式收窄适配

2026-10-12 20:59:11 +08:00

GenApi.vp

fix(stub): .vpi 读取侧复刻字段标记判定（volatile/pointee-volatile/const/字节序），跨模块不再丢字段标记

2026-10-13 12:30:23 +08:00

Generator.vp

refactor: rawptr[T] -> T*（R14）+ 修 REnum 前向占位未就地填充

2026-10-05 17:38:28 +08:00

GenTypes.vp

feat(gen): 字节序 bswap 代码生成——字段/局部变量/数组元素读写处成对 llvm.bswap（仅 BigEndian 且 16/32/64 位整数）

2026-10-13 12:30:05 +08:00

ImportsGenMixin.vp

chore: 全仓同步 w32→win32 模块改名与 range(int(...)) 显式收窄适配

2026-10-12 20:59:11 +08:00

MatchGenMixin.vp

chore: 全仓同步 w32→win32 模块改名与 range(int(...)) 显式收窄适配

2026-10-12 20:59:11 +08:00

StructGenMixin.vp

feat(gen): 支持 t.BigEndian / t.LittleEndian 字节序描述符（注解识别 X|marker 并把字节序登记到 FieldEntry.ByteOrder，暂不生成 bswap）

2026-10-13 12:17:02 +08:00

Translator.vp

chore: 全仓同步 w32→win32 模块改名与 range(int(...)) 显式收窄适配

2026-10-12 20:59:11 +08:00

TranslatorGenMixin.vp

chore: 改名同步 TransPyV -> ViperC（源码/配置内的纯替换）

2026-10-12 15:06:28 +08:00

VarGenMixin.vp

feat(gen): REPL 会话变量的复合赋值下传槽类型作为 target_ty（复用 repl_slot_ty，缺失即 fail-fast），与二元/普通变量路径对齐

2026-10-13 20:04:34 +08:00