TermiNexus 15f77da9d3 chore: 改名同步 TransPyV -> ViperC（源码/配置内的纯替换）

2026-10-12 15:06:48 +08:00

..

__init__.py

snapshot before regression test

2026-07-18 19:25:40 +08:00

BaseGen.py

chore: 改名同步 TransPyV -> ViperC（源码/配置内的纯替换）

2026-10-12 15:06:48 +08:00

DebugInfo.py

修复了一些问题

2026-09-17 14:52:37 +08:00

ExprGen.py

chore: 改名同步 TransPyV -> ViperC（源码/配置内的纯替换）

2026-10-12 15:06:48 +08:00

FuncGen.py

chore: 改名同步 TransPyV -> ViperC（源码/配置内的纯替换）

2026-10-12 15:06:48 +08:00

IRMetadataFix.py

perf(Phase2Translator/IRMetadataFix): 削逐行热点——跳过无谓 strip、预编译逐行正则、C 级数字扫描

2026-09-30 23:04:25 +08:00

MemoryOps.py

chore: 改名同步 TransPyV -> ViperC（源码/配置内的纯替换）

2026-10-12 15:06:48 +08:00

StructGen.py

perf(全仓库/正则): 字面量正则全部改模块级预编译常量（15 文件 / 115 个调用点）

2026-09-30 23:47:36 +08:00

TypeConvert.py

perf(全仓库/正则): 字面量正则全部改模块级预编译常量（15 文件 / 115 个调用点）

2026-09-30 23:47:36 +08:00

VaArg.py

refactor(LLVMCG/Handles): 直建 ir.Function 点全部收敛到幂等入口，3 处不再吞 fail-fast

2026-09-30 09:53:41 +08:00